发明名称 半导体元件的制造方法
摘要 一种半导体元件的制造方法。提供具有第一区及第二区的基底。于基底上形成第一图案化罩幕层,其在第一区中具有至少一第一开口而在第二区中具有至少一第二开口。第一开口小于第二开口。以第一图案化罩幕层为罩幕,移除部分基底,以在第一区的基底中形成至少一第一沟渠,且同时在第二区的基底中形成至少一第二沟渠。第一沟渠的宽度及深度皆小于第二沟渠。移除第一图案化罩幕层。于第一沟渠上及第二沟渠上形成第一介电层。在位于第一沟渠的至少部分侧壁上的第一介电层上及位于第二沟渠的至少部分侧壁上的第一介电层上形成导体层。
申请公布号 TWI466172 申请公布日期 2014.12.21
申请号 TW101122226 申请日期 2012.06.21
申请人 南亚科技股份有限公司 桃园县龟山乡华亚科技园区复兴三路669号 发明人 吴铁将;廖伟明;黄瑞成;聂鑫誉
分类号 H01L21/027;H01L21/76 主分类号 H01L21/027
代理机构 代理人 詹铭文 台北市中正区罗斯福路2段100号7楼之1;叶璟宗 台北市中正区罗斯福路2段100号7楼之1
主权项 一种半导体元件的制造方法,包括:提供一基底(100),具有一第一区(102)及一第二区(104);于该基底(100)上形成一第一图案化罩幕层(101),其中该第一图案化罩幕层(101)在该第一区(102)中具有至少一第一开口(101a)且在该第二区(104)中具有多数个第二开口(101b),该第一开口(101a)小于该些第二开口(101b);以该第一图案化罩幕层(101)为罩幕,移除部份该基底(100),以于该第一区(102)的该基底(100)中形成至少一第一沟渠(106),且同时于该第二区(104)的该基底(100)中形成多数个第二沟渠(108),其中该第一沟渠(106)的宽度(D1)小于该些第二沟渠(108)的宽度(D2),且该第一沟渠(106)的深度(W1)小于该些第二沟渠(108)的深度(W2);移除该第一图案化罩幕层(101);于该第一沟渠(106)上及该些第二沟渠(108)上形成一第一介电层(110);以及于位于该第一沟渠(106)的至少部分侧壁上的该第一介电层(110)上及位于该些第二沟渠(108)的至少部分侧壁上的该第一介电层(110)上形成一导体层。
地址 桃园县龟山乡华亚科技园区复兴三路669号