| 摘要 |
1. Дельта-сигма-цифроаналоговый преобразователь (Дельта-сигма-ЦАП) для преобразования цифрового входного сигнала в двоичный выходной сигнал, дискретный по времени в соответствии с тактовыми импульсами (CLK), с возможностью аналогового отображения входного сигнала посредством формирования среднего значения выходного сигнала за несколько тактовых импульсов (CLK), отличающийся тем, что Дельта-сигма-ЦАП выполнен таким образом, что он во время работы формирует выходной сигнал путем последовательного присоединения эталонных сигналов ("0" SM, "1" SM; "1/4" SM, "2/4" SM, "3/4" SM; "1/16" SM, "2/16" SM, … "15/16" SM) пакета эталонных сигналов, причем каждый из эталонных сигналов пакета является двоичным, дискретным по времени в соответствии с тактовыми импульсами (CLK) и с длительностью такта эталонного сигнала, составляющей несколько тактовых импульсов, причем по меньшей мере два эталонных сигнала пакета имеют отличающиеся друг от друга средние значения эталонного сигнала, которые сформированы на соответствующей длине такта эталонного сигнала, и каждый из эталонных сигналов пакета имеет, по существу, одинаковое, в частности, ровно одинаковое количество фронтов (2, 3).2. Дельта-сигма-ЦАП по п.1, отличающийся тем, что каждый из эталонных сигналов пакета ("0" SM, "1" SM; "1/4" SM, "2/4" SM, "3/4" SM; "1/16" SM, "2/16" SM, … "15/16" SM) имеет равное количество нарастающих фронтов (2) и равное количество ниспадающих фронтов (3).3. Дельта-сигма-ЦАП по п.1 или 2, отличающийся тем, что каждый из эталонных сигналов пакета ("0" SM, "1" SM; "1/4" SM, "2/4" SM, "3/4" SM; "1/16" SM, "2/16" SM, … "15/16" SM) имеет одинаковую длительность такта эталонного сигнала.4. Дельта-сигма-ЦАП по п.1 или 2, отличающийся тем, что каждый из эталонных сигналов � |
