アナログデジタルコンバータにおけるデジタル誤り訂正

摘要

アナログデジタルコンバータ（ＡＤＣ）（１５）がデジタル誤り訂正を提供する。並列ＡＤＣ段が同期クロック制御されてアナログ入力信号（Ａ＿ＩＮ）をデジタルワードに変換する。これらデジタル出力（Ｄ＿ＯＵＴ）の少なくとも１つが誤り訂正符号に従って符号化される。決定論理回路要素（２４）が、並列段からのデジタル出力の連結で構成される符号ワードを復号してデジタル出力を導出する。このデジタル出力から、アナログ入力信号に対応するデジタル出力ワードが導出され得る。決定論理回路要素（２４）は、系統符号の場合には、ＡＤＣ段の一つからのデジタル出力の１つまたは複数のビットの状態を訂正するために用いる誤り信号を提供し得る。代替として、決定論理回路要素は、符号ワードを直接復号してデジタル出力を提供し得る。このアーキテクチャは、パイプラインＡＤＣにおける段に適用され得る。