发明名称 マルチスレッドプロセッサとの低待ち時間2レベル割込みコントローラインターフェース
摘要 <p>マルチスレッドプロセッサにおいて割込み待ち時間を短縮するためのシステムおよび方法。第1の割込みコントローラは、マルチスレッドプロセッサに結合される。第2の割込みコントローラは、第1の割込みおよび第1のベクトル識別子を第1の割込みコントローラに伝達するように構成され、第1の割込みコントローラは、第1の割込みおよび第1のベクトル識別子を処理し、処理された割込みをマルチスレッドプロセッサ内のスレッドに送るように構成される。ロジックは、マルチスレッドプロセッサが第2の割込みを受け取る準備を完了したとき、それを判定するように構成される。マルチスレッドプロセッサが第2の割込みを受け取る準備を完了した旨の通知を第2の割込みコントローラに伝達するために、専用ラインが使用される。</p>
申请公布号 JP2014534506(A) 申请公布日期 2014.12.18
申请号 JP20140534728 申请日期 2012.10.04
申请人 发明人
分类号 G06F9/48;G06F9/46 主分类号 G06F9/48
代理机构 代理人
主权项
地址