| 摘要 |
Ausführungsformen der vorliegenden Offenbarung beschreiben Gerät, Verfahren, computerlesbare Medien und Systemkonfiguration für die Decodierung von Codewörtern mithilfe eines Seitenkanals. In verschiedenen Ausführungsformen kann ein Speichercontroller konfiguriert werden, um festzustellen, ob bei m von n Chip des nichtflüchtigen Speichers (NVM) die iterative Decodierung fehlgeschlagen ist. In verschiedenen Ausführungsformen kann der Speichercontroller des Weiteren so konfiguriert werden, dass er einen Seitenkanal aus n–m ausgefallenen Chip und dem m ausgefallenen Chip außer einem ersten ausgefallenen Chip erzeugt. In verschiedenen Ausführungsformen kann der Speichercontroller des Weiteren so konfiguriert werden, dass er mithilfe iterativer Decodierung ein Codewort rekonstruiert, das auf dem ersten ausgefallenen Chip von m ausgefallenen Chip gespeichert ist, basierend auf den erzeugten Seitenkanal und Soft-Eingabe zu einem Versuch, Daten, die auf dem ersten ausgefallenen Chip gespeichert sind, iterativ zu decodieren. In verschiedenen Ausführungsformen kann die iterative Decodierung Low-Density Parity-Check-Decodierung umfassen. Es könnten weitere Ausführungsformen beschrieben und/oder beansprucht sein. |
