发明名称 |
用于使用并行处理器架构执行扫描操作的方法及设备 |
摘要 |
本发明提供一种用于使用并行处理架构对一序列的一位值执行扫描操作的系统、方法和计算机程序产品。在操作中,接收扫描操作指令。另外,响应于所述扫描操作指令,使用具有多个处理元件的并行处理器架构对一序列的一位值执行扫描操作。 |
申请公布号 |
CN101436121B |
申请公布日期 |
2014.12.17 |
申请号 |
CN200810172720.0 |
申请日期 |
2008.11.11 |
申请人 |
辉达公司 |
发明人 |
迈克尔·J·加兰;萨姆拉·M·莱内;蒂莫·O·艾拉;戴维·帕特里克·吕布克 |
分类号 |
G06F9/38(2006.01)I;G06F9/30(2006.01)I |
主分类号 |
G06F9/38(2006.01)I |
代理机构 |
北京市磐华律师事务所 11336 |
代理人 |
董巍;顾珊 |
主权项 |
一种用于使用并行处理器架构执行扫描操作的方法,其包括:接收扫描操作指令;及响应于所述扫描操作指令,使用具有多个处理元件的并行处理器架构对一序列的一位值执行扫描操作;其中所述多个处理元件的每一个持有所述序列中的一个一位值;其中所述多个处理元件包括第一处理元件组,第二处理元件组,以及用于从所述第一处理元件组接收输入并将结果传送到所述第二处理元件组的加法器树;其中利用所述并行处理器架构的多个功能单元执行所述扫描操作;其中所述并行处理器架构包含多个层级的功能单元;其中所述层级的数目少于所述处理元件的数目的对数。 |
地址 |
美国加利福尼亚州 |