一种存储器

摘要

本发明提供了一种存储器，包括两组存储单元子阵列以及并排设置在两组存储单元子阵列之间的译码模块。译码模块包括：至少一个预译码模块、至少一个第一最终译码模块和至少一个第二最终译码模块。第一最终译码模块与预译码模块数目相同。每个第一最终译码模块经由第一预译码地址信号线与一个对应的预译码模块相连接。每个第二最终译码模块经由第二预译码地址信号线与一个对应的预译码模块相连接。连接到同一个预译码模块的第一最终译码模块和第二最终译码模块分别位于同一个预译码模块的两侧。本发明有效减少了字线在译码模块上的分布，从而减少存储器内的布线拥塞，提高了布线效率。

主权项

一种存储器，包括两组存储单元子阵列以及并排设置在所述两组存储单元子阵列之间的译码模块，所述译码模块包括：用于对地址信号进行预译码的至少一个预译码模块；以及用于对经预译码的地址信号进行最终译码并经由字线将经最终译码的地址信号传送到对应的一组存储单元子阵列的至少一个第一最终译码模块和至少一个第二最终译码模块；其中，所述至少一个第一最终译码模块与所述至少一个预译码模块数目相同，每个第一最终译码模块经由第一预译码地址信号线与一个对应的预译码模块相连接；每个第二最终译码模块经由第二预译码地址信号线与一个对应的预译码模块相连接；以及连接到同一个预译码模块的第一最终译码模块和第二最终译码模块分别位于所述同一个预译码模块的两侧。