一种高速数据录取存储与回放系统

摘要

本实用新型公开了高速数据录取存储与回放系统。该系统将高速模数转换模块将接收到的外部模拟信号进行模数转换输出I路和Q路数字信号，通过数字信号处理模块存储到海量数据存储模块，数字信号处理模块再将存储在海量数据存储模块中的数字信号数据按照信号特点输出到高速数模转换模块并输出回放后的模拟信号，电源管理和时钟管理模块对四个模块供电和提供时钟信号。该系统将模数转换板、数据存储板与数模转换板合并，减少需要的FPGA数量，实现录取、存储和回放一体化，降低数据传输方面的难度；不需要重复进行A/D转换，即使断电，转换的数据保存在Flash阵列中而不会丢失，实现单板调试。对Flash矩阵进行冗余设计，相应的提高数据回放速度。

主权项

一种高速数据录取存储与回放系统，其特征在于：该系统包括高速模数转换模块(I)，数字信号处理模块(II)，海量数据存储模块(III)，高速数模转换模块(IV)以及电源管理和时钟管理模块(V)；高速模数转换模块(I)将接收到的外部模拟信号进行模数转换输出I路和Q路两路数字信号，转换后的数字信号通过数字信号处理模块(II)存储到海量数据存储模块(III)，数字信号处理模块(II)再将存储在海量数据存储模块(III)中的数字信号数据按照信号特点输出到高速数模转换模块(IV)，进行数模转换并输出回放后的模拟信号，电源管理和时钟管理模块(V)分别对以上四个模块供电和提供时钟信号。