半导体装置

摘要

本发明通过提供一种半导体装置，从而能够以较少的工艺工序数目的增加来抑制成本增加、合格率降低，并且改善导通特性，所述半导体装置的特征在于，具备：沿第一沟槽(21)的一侧的侧壁而设置在第一绝缘膜的内侧，并且设置在第二沟槽(40)的内部的第一栅电极(22a)；沿第一沟槽(21)的另一侧的侧壁设置在第二绝缘膜的内侧，并且设置在第三沟槽(50)的内部的屏蔽电极(22b)；通过延长第二沟槽(40)，一部分被设置在第一栅电极(22a)上，并与第一栅电极(22a)连接的栅极浇道；通过延长第三沟槽(50)，一部分被设置在屏蔽电极(22b)上，并与屏蔽电极(22b)连接的发射极多晶硅层(25a)。

主权项

一种半导体装置，其特征在于，具备：形成在第一导电型的半导体层的表面层的第一沟槽；连结于所述第一沟槽的一侧的侧壁的第二沟槽；连结于所述第一沟槽的另一侧的侧壁的第三沟槽；沿所述第一沟槽的一侧的侧壁而以相比所述第一沟槽浅的深度选择性地形成在所述半导体层的表面层的第二导电型的基极区域；与所述第一沟槽的侧壁相接而形成在所述基极区域的表面层的发射极区域；沿所述第一沟槽的另一侧的侧壁而选择性地形成在所述半导体层的表面层的第二导电型的浮置电位区域；沿所述第一沟槽的一侧的侧壁以及所述第二沟槽的内壁而设置的第一绝缘膜；沿所述第一沟槽的另一侧的侧壁以及所述第三沟槽的内壁而设置的第二绝缘膜；沿所述第一沟槽的一侧的侧壁而设置在所述第一绝缘膜的内侧，并且设置在所述第二沟槽的内部的第一栅电极；沿所述第一沟槽的另一侧的侧壁而设置在所述第二绝缘膜的内侧，并且设置在所述第三沟槽的内部的屏蔽电极；所述第一沟槽的内部的、被掩埋到所述第一栅电极与所述屏蔽电极之间的第三绝缘膜；通过延长所述第二沟槽，一部分被设置在所述第一栅电极上，并与所述第一栅电极连接的栅极浇道；通过延长所述第三沟槽，一部分被设置在所述屏蔽电极上，并与所述屏蔽电极连接的发射极多晶硅层；覆盖所述第一栅电极、所述屏蔽电极、所述发射极区域、所述栅极浇道以及所述发射极多晶硅层的层间绝缘膜；设置在所述层间绝缘膜上，并与所述栅极浇道连接的栅极垫；与所述栅极垫分离地设置在所述层间绝缘膜上，并与所述发射极区域、所述基极区域和所述屏蔽电极连接的发射极。