发明名称 |
顶栅型N-TFT、阵列基板及其制备方法和显示装置 |
摘要 |
本发明提供一种顶栅型N-TFT,包括微掺杂的N-TFT沟道区,所述顶栅型N-TFT的栅极厚度和栅绝缘层的厚度使得栅极和栅绝缘层能够在进行掺杂工艺得到N-TFT轻掺杂区的同时阻挡部分掺杂离子从而得到微掺杂N-TFT沟道区。本发明通过设置N-TFT栅极和栅极绝缘层的厚度,实现了采用一步掺杂工艺同时获得N-TFT的轻掺杂区和微掺杂的沟道区,在构图工艺中采用半色调或灰阶掩膜工艺,利用七次构图工艺即可实现阵列基板的制备,简化了工艺流程,提高了生产效率。 |
申请公布号 |
CN102683354B |
申请公布日期 |
2014.12.17 |
申请号 |
CN201210113559.6 |
申请日期 |
2012.04.17 |
申请人 |
京东方科技集团股份有限公司;成都京东方光电科技有限公司 |
发明人 |
胡理科;祁小敬 |
分类号 |
H01L27/12(2006.01)I;H01L21/77(2006.01)I;G02F1/1362(2006.01)I;G02F1/1368(2006.01)I |
主分类号 |
H01L27/12(2006.01)I |
代理机构 |
北京天昊联合知识产权代理有限公司 11112 |
代理人 |
罗建民;陈源 |
主权项 |
一种顶栅型N‑TFT,其特征在于,包括微掺杂N‑TFT沟道区,所述顶栅型N‑TFT的栅极厚度和栅绝缘层的厚度使得栅极和栅绝缘层能够在进行掺杂工艺得到N‑TFT轻掺杂区的同时阻挡部分掺杂离子从而得到微掺杂N‑TFT沟道区。 |
地址 |
100015 北京市朝阳区酒仙桥路10号 |