发明名称 |
处理装置;PROCESSING DEVICE |
摘要 |
当一无效请求是从另一处理装置输入时,一快取控制器登记一组该无效请求具有的无效请求位址与输出该无效请求之其他处理装置的识别码在该无效历史表中。当该处理单元试图读取位在一未被储存于一快取记忆体内之第一位址的资料时,如果该第一位址被登记在该无效历史表中的话,该快取控制器把一含该第一位址的同调读取请求输出到由该输出对应于该第一位址之无效请求之其他处理装置之识别码所指出的其他处理装置,或者如果该第一位址未被登记在该无效历史表中的话,该快取控制器把一含该第一位址的同调读取请求输出到所有其他处理装置。 |
申请公布号 |
TW201447748 |
申请公布日期 |
2014.12.16 |
申请号 |
TW103104431 |
申请日期 |
2014.02.11 |
申请人 |
富士通股份有限公司 |
发明人 |
福田高利;森健司郎;高田修司 |
分类号 |
G06F5/06(2006.01);G06F9/06(2006.01) |
主分类号 |
G06F5/06(2006.01) |
代理机构 |
|
代理人 |
<name>恽轶群</name><name>陈文郎</name> |
主权项 |
|
地址 |
日本 |