摘要 |
本发明提供一种薄膜电晶体阵列,该薄膜电晶体阵列系闸极、源极间电容或源极、像素间电容小,难劣化,缺陷少之薄膜电晶体阵列。该薄膜电晶体阵列系在绝缘基板上,具有:闸极、闸极配线、电容电极、电容配线、闸极绝缘膜、以及以俯视观之在与闸极重叠之区域具有彼此之间隙的源极及汲极,至少在该间隙具有半导体图案,又具有:源极配线、与汲极连接并以俯视观之与电容电极重叠的像素电极、及覆盖在半导体图案之上的保护层,以俯视观之,汲极系一条等宽之线状,源极系线状且与汲极隔着固定间隔包围汲极的鞘状,源极配线形成为连接复数个源极之间,而且使半导体图案中位于该间隙的部分比在与闸极配线之延伸方向垂直的方向所延长之区域的宽度更细。 |