| 发明名称 |
积体电路及其制造方法;INTEGRATED CIRCUIT AND THE METHOD FOR MANUFACTURING THE SAME |
| 摘要 |
本发明揭露一种积体电路的制造方法，包括于一下基板上形成一牺牲层。根据所需的一蚀刻距离图案化牺牲层。于牺牲层上形成一上膜层。形成贯穿上膜层的至少一蚀刻孔洞(release hole)。经由至少一蚀刻孔洞蚀刻牺牲层。 |
| 申请公布号 |
TW201448014 |
申请公布日期 |
2014.12.16 |
| 申请号 |
TW103104526 |
申请日期 |
2014.02.12 |
| 申请人 |
台湾积体电路制造股份有限公司 |
发明人 |
张贵松;蔡易恒 |
| 分类号 |
H01L21/306(2006.01) |
主分类号 |
H01L21/306(2006.01) |
| 代理机构 |
|
代理人 |
<name>洪澄文</name><name>颜锦顺</name> |
| 主权项 |
|
| 地址 |
新竹市新竹科学工业园区力行六路8号 |
