| 摘要 |
본 발명은 전자부품이 내장된 기판에 관한 것으로, 캐비티를 포함하며 상면 및 하면에 각각 제1 회로 패턴 및 제2 회로 패턴이 구비된 제1 절연층; 상기 캐비티에 적어도 일부가 삽입되며 외부전극을 구비하는 전자부품; 상기 제1 절연층의 상부 및 하부에 적층되는 복수의 빌드업 절연층들; 상기 빌드업 절연층들 상에 형성되는 상부 회로 패턴 및 하부 회로 패턴; 및 상기 외부전극, 상기 상부 회로 패턴, 상기 제1 회로 패턴, 상기 제2 회로 패턴 및 상기 하부 회로 패턴을 연결하여 전기적 루프(loop)를 형성하는 복수의 비아들;을 포함하여, 전자부품과 외부 디바이스가 연결되는 경로의 임피던스가 종래보다 감소될 수 있다. |
