| 摘要 |
<p>본 발명은 시스템 온 칩에서 리셋 회로 장치 및 방법에 관한 것으로서, 외부의 리셋 핀을 통해 리셋 신호가 입력되는 동안에 슬립 트랜지스터를 온 시키기 위한 제 1 제어 신호를 생성하고, 상기 외부 리셋 핀을 통해 리셋 신호가 입력되지 않는 동안에 상기 슬립 트랜지스터를 오프 시키기 위한 제 2 제어 신호를 생성하는 슬립신호 생성부(sleep signal generator)와, 상기 슬립신호 생성부에서 상기 슬립 트랜지스터를 온 시키기 위한 상기 제 1 제어 신호가 입력되는 동안에 온 되어 리셋 버퍼 체인부(reset buffer chain)로 전원을 공급하고, 상기 슬립 신호 생성부에서 상기 슬립 트랜지스터를 오프 시키기 위한 상기 제 2 제어 신호가 입력되는 동안에 오프되어 리셋 버퍼 체인부로의 전원을 차단하는 슬립 트랜지스터(sleep transistor)와, 상기 슬립 트랜지스터에 의해 전원을 공급받는 동안에 상기 외부 리셋 핀을 통해 입력되는 리셋 신호를 리셋이 필요한 소자에 전달하는 복수의 버퍼들로 구성된 리셋 버퍼 체인부를 포함하여, 리셋 신호가 입력되지 않을 경우, 리셋 신호의 전달 경로에 연결된 수많은 버퍼에 전원이 공급되는 것을 차단함으로써, 기존의 리셋 동작을 그대로 사용하면서 상기 리셋 신호가 입력되지 않는 대부분의 시간 동안 상기 수많은 버퍼에서 발생되는 누설 전류로 인한 전력 소모를 제거할 수 있다.</p> |
