增强杂散抑制的捷变频频率合成器

摘要

本发明公开了一种增强杂散抑制的捷变频频率合成器，包括晶振、点频源、DDS单元、FPGA单元和N级倍频单元，N为预设倍频次数，点频源用于根据FPGA单元提供的频点控制参数将晶振输出的固定频率信号转换成点频信号；DDS单元用于根据FPGA单元提供的频率控制参数将点频信号转换成DDS信号，每一级倍频单元包括一分二功分器和混频器，一分二功分器用于将输入的信号分成第一分路信号和第二分路信号；混频器用于将第一分路信号作为输入信号，将第二分路信号作为本振信号，并对第一分路信号和第二分路信号进行混频后输出倍频信号；其中，DDS信号从第一级倍频单元输入。本发明能够降低信号的杂散恶化程度，进而增强杂散抑制。

主权项

一种增强杂散抑制的捷变频频率合成器，包括晶振、点频源、DDS单元、FPGA单元，所述点频源用于根据所述FPGA单元提供的频点控制参数将所述晶振输出的固定频率信号转换成点频信号；所述DDS单元用于根据所述FPGA单元提供的频率控制参数将所述点频信号转换成DDS信号，其特征在于，所述捷变频频率合成器还包括N级倍频单元，N为预设倍频次数，每一级倍频单元包括一分二功分器和混频器，所述一分二功分器用于将输入的信号分成第一分路信号和第二分路信号；所述混频器用于将所述第一分路信号作为输入信号，将所述第二分路信号作为本振信号，并对所述第一分路信号和所述第二分路信号进行混频后输出倍频信号；其中，所述DDS信号从第一级倍频单元输入。