发明名称 |
多通道并行输入输出数字平滑滤波器及其实现方法 |
摘要 |
本发明公开了一种多通道并行输入输出数字平滑滤波器及其实现方法,涉及光通信系统中的高速并行数字信号处理,滤波器包括通道间累加器、N个并行通道和延时为1的移位寄存器Z<sup>-1</sup>,通道间累加器包括N个输入端口和N个输出端口,N个输出端口与N个并行通道相连。实现方法如下:N路信号进入通道间累加器,计算所有通道的通道间累加和,通道间累加器的每路输出减去其经过延时为m的移位寄存器Z<sup>-m</sup>的信号,将结果输入相连的加法器,第1至N-1路信号使用其前一个周期所对应第N路信号的滤波器输出值,计算本通道所对应的滤波器输出值。本发明通过特殊设计的递归算法减少了并行通道之间的计算量,能减少硬件资源消耗和提高运行速度。 |
申请公布号 |
CN102739196B |
申请公布日期 |
2014.12.10 |
申请号 |
CN201210247798.0 |
申请日期 |
2012.07.18 |
申请人 |
武汉邮电科学研究院 |
发明人 |
肖潇;杨奇;余少华;李婕;潘勇 |
分类号 |
H03H17/02(2006.01)I;H03H19/00(2006.01)I |
主分类号 |
H03H17/02(2006.01)I |
代理机构 |
北京捷诚信通专利事务所(普通合伙) 11221 |
代理人 |
魏殿绅;庞炳良 |
主权项 |
一种多通道并行输入输出数字平滑滤波器,其特征在于:它包括通道间累加器、N个并行通道和一个延时为1的移位寄存器Z<sup>‑1</sup>,N为2的正整数次幂,通道间累加器包括N个并行输入端口和N个并行输出端口,通道间累加器的N个并行输出端口分别与N个并行通道相连;所述N个并行通道的内部结构相同,每个并行通道包括一个延时为m的移位寄存器Z<sup>‑m</sup>、一个减法器和一个加法器,每个减法器包括一个被减数输入端口、一个减数输入端口和一个输出端口,每个加法器包括两个输入端口和一个输出端口,同一个通道中的移位寄存器Z<sup>‑m</sup>的输入端口和减法器的被减数输入端口均与通道间累加器的对应输出端口相连,移位寄存器Z<sup>‑m</sup>的输出端口与同一个通道中的减法器的减数输入端口相连,减法器的输出端口与同一个通道中的加法器的一个输入端口相连,所有通道中的加法器的另一个输入端口均与延时为1的移位寄存器Z<sup>‑1</sup>的输出端口相连,通道N内加法器的输出端口与移位寄存器Z<sup>‑1</sup>的输入端口相连,通道N内加法器的输出端口为多通道并行输入输出数字平滑滤波器的输出端口。 |
地址 |
430074 湖北省武汉市洪山区邮科院路88号 |