| 发明名称 | 碳化硅半导体器件 | ||
| 摘要 | 在本发明中，碳化硅衬底(100)具有：具有第一导电类型的第一层(121)、设置在第一层(121)上并且具有第二导电类型的第二层(122)、和设置在第二层(122)上并且掺杂有提供第一导电类型的杂质的第三层(123)。碳化硅衬底(100)具有形成为穿过第三层(123)和第二层(122)并延伸到第一层(121)的沟槽(TR)。第一层(121)在离开第一层(121)中沟槽(TR)的位置上具有杂质的浓度峰值。结果，提供了具有很容易形成的电场缓和结构的碳化硅半导体器件。 | ||
| 申请公布号 | CN104205339A | 申请公布日期 | 2014.12.10 |
| 申请号 | CN201380017424.2 | 申请日期 | 2013.04.08 |
| 申请人 | 住友电气工业株式会社 | 发明人 | 和田圭司;日吉透;增田健良 |
| 分类号 | H01L29/78(2006.01)I;H01L21/336(2006.01)I;H01L29/12(2006.01)I | 主分类号 | H01L29/78(2006.01)I |
| 代理机构 | 中原信达知识产权代理有限责任公司 11219 | 代理人 | 李兰;孙志湧 |
| 主权项 | 一种碳化硅半导体器件，包括：碳化硅衬底，所述碳化硅衬底包括第一导电类型的第一层、设置在所述第一层上的第二导电类型的第二层、和设置在所述第二层上并且掺杂有用于提供所述第一导电类型的杂质的第三层，所述碳化硅衬底具有被形成为穿过所述第三层和所述第二层以到达所述第一层的沟槽，所述第一层在离开所述第一层中的所述沟槽的位置具有所述杂质的浓度峰值；栅极绝缘膜，所述栅极绝缘膜覆盖所述沟槽；和栅电极，所述栅电极设置在所述栅极绝缘膜上，所述栅电极在所述栅极绝缘膜介于所述栅电极和所述第二层之间的情况下面向所述第二层的表面。 | ||
| 地址 | 日本大阪府大阪市 | ||