发明名称 |
共面电极模拟光电探测器芯片 |
摘要 |
本实用新型公开一种共面电极模拟光电探测器芯片,包括:外延片以及形成于所述外延片背面的欧姆接触层;所述外延片包括:衬底、缓冲层、吸收层、过渡层、顶层、钝化层、掺杂光敏区、限制沟、增透过渡薄膜层、P型电极金属层、N型电极金属层;所述顶层为n型至少三元以上的III-V族顶层;所述掺杂光敏区呈圆形,所述限制沟呈半圆环形,且所述限制沟围绕所述掺杂光敏区设置。本实用新型共面电极模拟光电探测器芯片制作工艺简单,成品率高,还具有低失真、低暗电流、高线性度、高响应度、高可靠性等特点。 |
申请公布号 |
CN204011457U |
申请公布日期 |
2014.12.10 |
申请号 |
CN201420451612.8 |
申请日期 |
2014.08.12 |
申请人 |
深圳市芯思杰联邦国际科技发展有限公司 |
发明人 |
王建 |
分类号 |
H01L31/11(2006.01)I;H01L31/0352(2006.01)I |
主分类号 |
H01L31/11(2006.01)I |
代理机构 |
深圳市合道英联专利事务所(普通合伙) 44309 |
代理人 |
廉红果 |
主权项 |
一种共面电极模拟光电探测器芯片,其特征在于,包括:外延片以及形成于所述外延片背面的欧姆接触层;所述外延片包括:衬底,形成于所述衬底上的缓冲层,形成于所述缓冲层上的吸收层,形成于所述吸收层上的过渡层,形成于所述过渡层上的顶层,形成于所述顶层上的钝化层,形成于所述吸收层、过渡层与顶层中的掺杂光敏区,形成于所述吸收层、过渡层、顶层与钝化层中的限制沟,形成于所述掺杂光敏区上的增透过渡薄膜层,形成于所述掺杂光敏区与钝化层上的P型电极金属层,形成于所述限制沟与钝化层上的N型电极金属层;所述顶层为n型至少三元以上的III‑V族顶层;所述掺杂光敏区呈圆形,所述限制沟呈半圆环形,且所述限制沟围绕所述掺杂光敏区设置。 |
地址 |
518000 广东省深圳市前海深港合作区前湾一路鲤鱼门街一号前海深港合作区管理局综合办公楼A栋201室(入驻深圳市前海商务秘书有限公司) |