发明名称 |
一种具有改进的逻辑单元的集成电路 |
摘要 |
本发明提供了具有改进的逻辑单元的集成电路。在一个实施方案中,提供了一种具有多个逻辑单元(LC)的集成电路,每个LC都包括:查找表,其具有LUT输出端;和第一多路选择器;其中,第一多路选择器输入端被连接到LC的第一输入端,第二多路选择器输入端被连接到LUT输出端,多路选择器输出端被连接到LC的第一输出端,并且多路选择器选择端被连接到LC的第二输入端,以便选择传递在第一和第二多路选择器输入端出现的信号中的哪一个,通过把一个LC的第一输入端链式耦合到另一个LC的第一输出端,形成了一个WLUT链。 |
申请公布号 |
CN102647181B |
申请公布日期 |
2014.12.10 |
申请号 |
CN201210133410.4 |
申请日期 |
2008.01.30 |
申请人 |
雅格罗技(北京)科技有限公司 |
发明人 |
李枫峰;周文 |
分类号 |
H03K19/177(2006.01)I |
主分类号 |
H03K19/177(2006.01)I |
代理机构 |
北京亿腾知识产权代理事务所 11309 |
代理人 |
陈霁 |
主权项 |
一种集成电路,至少具有一个第一逻辑单元和一个第二逻辑单元,第一逻辑单元包括:具有LUT输出端的LUT,具有第一电路输入端和第二电路输入端的电路,和第一输入端(dlutin);其中,LUT的LUT输出端被连接到第一电路输入端,而且第一输入端被连接到第二电路输入端;第二逻辑单元包括:第一输出端(ulutout)和具有LUT输出端的LUT,第一输出端(ulutout)被连接到LUT输出端;第二逻辑单元的第一输出端被连接到第一逻辑单元的第一输入端,由此形成了一个伙伴逻辑;其中,所述集成电路包括第三逻辑单元,所述第三逻辑单元包括第一输出端(dlutout)和具有LUT输出端的LUT;在第三逻辑单元内,所述LUT输出端被连接到第一输出端;第一逻辑单元具有第二输入端(ulutin),所述具有第一电路输入端和第二电路输入端的电路具有第三电路输入端,其被连接到第一逻辑单元的第二输入端;第一逻辑单元的第二输入端被连接到第三逻辑单元的第一输出端。 |
地址 |
100084 北京市海淀区清华科技园创业大厦306A |