半导体集成电路

摘要

本发明提供一种半导体集成电路，在NAND单元型EEPROM中，在数据写入动作中并行执行写入数据输入动作，使得整个数据写入顺序所需时间缩短。其中，具有在动作结束后在将该动作的成功/失败结果保持于芯片内的第1动作及第2动作，在第1动作和第2动作连续进行时，具有在第1和第2动作结束后把第1动作和第2动作这两者的成功/失败结果输出的动作。

主权项

一种半导体存储装置，其特征在于，具备：设置有多个存储器的存储器阵列；闩锁电路，连接到上述存储器阵列，执行第1动作；以及数据高速缓存电路，连接到上述闩锁电路，执行第2动作，其中，上述第1动作和上述第2动作能够并行执行；且将表示上述第1动作是否在执行中的第1就绪/忙信息及表示上述第2动作是否能够执行的第2就绪/忙信息这两者同时向半导体存储装置外部输出，使用上述闩锁电路执行上述第1动作，使用上述数据高速缓存电路执行上述第2动作，上述第1动作是数据读出动作，上述第2动作是向半导体存储装置外部输出数据的动作。