发明名称 |
半导体存储器 |
摘要 |
本发明涉及一种半导体存储器,包括:位线,存储器单元阵列,至少一对读出放大器组,其中每个读出放大器按照交叉存取布置连接到相应的位线,从而形成了所述对中的每个读出放大器组中的平行于所述位线的可用的互联空间。其特征在于每个读出放大器组进一步包括用于选择所述读出放大器组的至少一个读出放大器的至少一个本地列解码器,所述本地列解码器通过在平行于所述位线的可用的互联空间中延伸的输出线耦合到所述读出放大器组的至少一个读出放大器。 |
申请公布号 |
CN102682833B |
申请公布日期 |
2014.12.10 |
申请号 |
CN201110416792.7 |
申请日期 |
2011.12.14 |
申请人 |
SOITEC公司 |
发明人 |
R·费兰特;G·恩德斯;C·马聚尔 |
分类号 |
G11C7/18(2006.01)I;G11C7/06(2006.01)I |
主分类号 |
G11C7/18(2006.01)I |
代理机构 |
北京戈程知识产权代理有限公司 11314 |
代理人 |
程伟;孙向民 |
主权项 |
一种半导体存储器,包括:彼此交叉的多个位线和多个字线,由在所述位线和所述字线的交叉点上的布置成行和列的多个存储器单元形成的存储器单元阵列,至少一对读出放大器组,其中一对的所述读出放大器组布置在所述存储单元阵列的相对侧,以及其中一对中的每个读出放大器组包括在所述位线的纵向上交错的多个读出放大器,每个读出放大器按照交叉存取布置连接到相应的位线,从而位线在耦合到所述对中的第一组的读出放大器的位线与耦合到所述对中的第二组的读出放大器的位线之间的字线的横向上交替,所述位线的交替的布置形成了所述对中的每个读出放大器组中的平行于所述位线的可用的互联空间,其中每个读出放大器组进一步包括用于选择所述读出放大器组的至少一个读出放大器的至少一个本地列解码器,所述本地列解码器与所述读出放大器交错且通过在平行于所述位线的可用的互联空间中延伸的输出线耦合到所述读出放大器组的至少一个读出放大器。 |
地址 |
法国贝尔尼 |