发明名称 一种针对扫描测试中捕获功耗的优化方法
摘要 本发明公开了一种针对扫描测试中捕获功耗的优化方法,包括如下步骤:生成带扫描链网表;门控时钟单元分组;功耗约束单元设计;结合生成带扫描链的网表,进行芯片版图上设计,芯片版图设计包括布图规划、布局、时钟树综合和布线;在完成芯片版图设计后,将带扫描结构的门级网表、工艺库、时序约束文件和测试协议读入自动测试向量生成工具,进行可测试性设计规则检查,最后生成测试向量;对生成的测试向量进行门级仿真。本发明可以大幅度减少测试过程中的捕获功耗,同时本发明不会导致覆盖率下降和测试向量数目激增,不需要测试设计流程的改变,而且容易实现。
申请公布号 CN103091620B 申请公布日期 2014.12.10
申请号 CN201210592088.1 申请日期 2012.12.29
申请人 江苏东大集成电路系统工程技术有限公司 发明人 蔡志匡;陈慧;黄丹丹;李哲文;邵金梓
分类号 G06F1/04(2006.01)I 主分类号 G06F1/04(2006.01)I
代理机构 南京天翼专利代理有限责任公司 32112 代理人 王鹏翔;朱戈胜
主权项 一种针对扫描测试中捕获功耗的优化方法,其特征在于,包括如下步骤:(1)    生成带扫描链网表;(2)门控时钟单元分组;将门控时钟单元驱动的扫描单元数目相同的门控时钟单元分为一组;任意两个门控时钟组的使能信号可以同时被激活;(3)功耗约束单元设计;对电路中门控时钟单元的门控使能端进行约束,即每个门控时钟单元的门控使能端口前增加一个与门,与门的一个输入端连接到驱动该门控使能信号的相关逻辑,另一个输入端连接到一个或门的输出端,或门的一个输入端连接译码器的低功耗使能信号,另一个输入端连接测试模式信号TestMode的取反值;在正常功能模式下,或门的输出始终为1,保证增加的功耗约束电路不会对芯片正常功能造成影响;在测试模式下,或门的输出取决于低功耗使能信号;(4)结合生成带扫描链的网表,进行芯片版图上设计,芯片版图设计包括布图规划、布局、时钟树综合和布线;(5)在完成芯片版图设计后,将带扫描结构的门级网表、工艺库、时序约束文件和测试协议读入自动测试向量生成工具,进行可测试性设计规则检查,最后生成测试向量;(6)在步骤(5)的基础之上,对生成的测试向量进行门级仿真。
地址 210012 江苏省南京市雨花区花神大道文竹路23号