发明名称 OLED实时显示驱动控制系统及其控制方法
摘要 本发明涉及一种OLED实时显示驱动控制系统,其包括视频解码模块、视频处理器、视频存储器,视频信号由视频解码模块的输入端输入,视频解码模块的输出端与视频处理器相连接,视频存储器与视频处理器相连接,视频处理器的输出端与OLED显示模块相连接,视频处理器采用FPGA,视频存储器采用SRAM。上述OLED实时显示驱动控制系统的控制方法具体包括视频解码模块初始化、视频采集、视频存储、视频显示四大部分,各部分在视频处理器的控制下协调工作,最终实现视频图像在OLED显示模块上实时显示。本发明采用FPGA作为视频处理器,采用SRAM作为视频存储器,并结合控制方法,可大大提高数据处理速度,具备实时处理与存储视频图像信息的能力,使OLED能实时播放动态视频图像。
申请公布号 CN102768819B 申请公布日期 2014.12.10
申请号 CN201210246802.1 申请日期 2012.07.17
申请人 中国兵器工业集团第二一四研究所苏州研发中心 发明人 李贵娇;李金宝;张浩然
分类号 G09G3/32(2006.01)I 主分类号 G09G3/32(2006.01)I
代理机构 苏州创元专利商标事务所有限公司 32103 代理人 孙仿卫
主权项 一种OLED实时显示驱动控制系统,用于驱动OLED显示模块实现实时显示,其包括视频解码模块、视频处理器、视频存储器,视频信号由所述的视频解码模块的输入端输入,所述的视频解码模块的输出端与所述的视频处理器相连接,所述的视频存储器与所述的视频处理器相连接,所述的视频处理器的输出端与所述的OLED显示模块相连接,其特征在于:所述的视频处理器采用FPGA,所述的视频存储器采用SRAM;所述的OLED显示模块为逐行扫描OLED显示模块;所述的OLED实时显示驱动控制系统采用的控制方法包括:(1)视频解码模块初始化:当所述的OLED实时显示驱动控制系统启动时,所述的视频处理器对所述的视频解码模块内的各个寄存器进行初始化配置;(2)视频采集:当所述的视频解码模块初始化配置成功后,若所述的视频解码模块在其输入端检测到视频信号,则所述的视频解码模块将所述的视频信号进行解码处理后向所述的视频处理器输出数字信号及若干个同步参考信号,所述的视频处理器采集所述的数字信号中每帧图像的图像信息;所述的同步参考信号包括奇偶场标志信号、场同步参考信号、行同步参考信号、像素时钟;设定所述的视频解码模块输入至所述的视频处理器的数字信号中,每帧图像的分辨率为m×n;在采集一帧图像的图像信息时,所述的奇偶场标志信号的高电平区间和低电平区间分别对应一帧图像的奇数场和偶数场,在所述的奇数场或所述的偶数场中,当所述的场同步参考信号为高电平时,所述的视频处理器采集所述的奇数场或所述的偶数场中的m/2个像素行、每个像素行中n个有效像素的图像数据;每个所述的场同步参考信号的高电平的有效区间中,所述的行同步参考信号具有m/2个高电平的有效区间,且每个所述的行同步参考信号的高电平的有效区间中,包含n个所述的像素时钟,在每个所述的像素时钟的上升沿,所述的视频处理器采集每个有效像素的图像数据;(3)视频存储:所述的视频处理器将其采集到的图像信息以帧为单位写入所述的视频存储器中;写入所述的视频存储器的每帧图像的分辨率为a×b(a≤m,b≤n);将所述的视频存储器中的存储空间分为至少a个存储组,每个所述的存储组中包含至少b个存储单元;当所述的视频存储器的写使能信号有效时,每帧图像中的有效像素的图像数据写入所述的视频存储器的存储单元中,当所述的视频存储器的写使能信号无效时,所述的视频处理器准备下一即将写入的有效像素的图像数据及其在所述的视频存储器中所对应的存储单元的地址;所述的地址包括定位存储单元所在的存储组的组地址、定位存储单元在其所在的存储组中位置的单元地址;所述的组地址包括由有效行计数器产生的高位地址及由所述的奇偶场标志信号经反相器产生的低位地址,在所述的场同步参考信号的有效区间中,所述的有效行计数器在所述的行同步参考信号的上升沿开始计数,并在计满a/2个数后清零;所述的单元地址由有效像素计数器产生,在所述的行同步参考信号的有效区间中,所述的有效像素计数器在所述的像素时钟的上升沿开始计数,并在计满b个数后清零;(4)视频显示:在对所述的OLED显示模块内部的驱动芯片进行配置后,所述的视频处理器读取所述的视频存储器中的图像信息并输出给所述的OLED显示模块进行动态显示。
地址 215163 江苏省苏州市高新区龙山路89号