发明名称 |
位电平检测电路以及方法 |
摘要 |
一种位电平检测电路以及方法。电路包括:跳变沿检测电路、加减计数电路以及逻辑电路。工作原理是,当所述脉冲信号由第一电平跳变为第二电平的第一跳变沿到来时,加法计数器复位;当第一跳变沿到来时刻开始,由零开始对所述时钟信号进行加法计数,得到第一时钟计数,当脉冲信号第二跳变沿到来时刻开始,在当前所述第一时钟计数基础上对第一时钟信号进行减法计数,得到第二时钟计数,向逻辑电路输出所述第二时钟计数信号;在所述第一跳变沿到来时刻,根据当前输入的所述第二时钟计数信号,输出逻辑电平信号。本技术方案适用于各时间范围的脉冲信号的位电平检测译码,且应用该技术方案有利于简化电路,降低电路面积,降低电路成本。 |
申请公布号 |
CN104202040A |
申请公布日期 |
2014.12.10 |
申请号 |
CN201410449335.1 |
申请日期 |
2014.09.04 |
申请人 |
南京矽力杰半导体技术有限公司 |
发明人 |
于利民 |
分类号 |
H03K19/173(2006.01)I |
主分类号 |
H03K19/173(2006.01)I |
代理机构 |
北京远大卓悦知识产权代理事务所(普通合伙) 11369 |
代理人 |
罗娟 |
主权项 |
一种位电平检测方法,其特征是,包括:接收脉冲信号;当所述脉冲信号由第一电平跳变为第二电平的第一跳变沿到来时刻开始,根据预定的时钟信号,由零开始对所述时钟信号进行加法计数,得到第一时钟计数,当所述脉冲信号由所述第二电平跳变为所述第一电平的第二跳变沿到来时刻开始,根据所述时钟信号,在当前所述第一时钟计数基础上对所述时钟信号进行减法计数,得到第二时钟计数,输出所述第二时钟计数信号,在下一所述第一跳变沿到来时刻,根据当前输出的所述第二时钟计数信号,输出逻辑电平信号。 |
地址 |
210023 江苏省南京市玄武区玄武大道699-27号徐庄软件园研发三区F栋B区302室 |