用于具有通用CPU核心和紧密耦合的加速器的处理核心的上下文切换机制

摘要

本发明描述具有多个核心的装置，每一核心具有：a)加速器；以及b)耦合到加速器的通用CPU。该通用CPU具有功能单元逻辑电路，用于执行返回用于存储加速器的上下文信息的存储空间量的指令。

主权项

一种方法，包括：创建线程并标识所述线程利用加速器；从具有所述加速器的处理器接收用于存储所述加速器的上下文的存储空间量；通过分配所述存储空间量，创建所分配的存储空间；在所述处理器上执行所述线程，并利用所述加速器，以便创建用于所述线程的所述加速器的上下文信息；响应于把所述线程置于不活动状态的决定，把所述上下文信息存储在所述已分配的存储空间中。