一种芯片测试模式的进入方法及相关装置

摘要

本发明提供一种进入芯片测试模式的方法与相关装置。芯片的成品测试和中测测试都需要在ROM中写入测试程式，为了不影响用户码的ROM区域，因此在芯片内部增加了专用测试ROM区域，测试专用ROM区域中存放测试芯片的相关测试程式。为了防止客户错误进入测试ROM区域，本发明在芯片内建芯片进入测试模式的相关电路，芯片测试时特定的时序经由芯片内建的进入测试模式的电路，芯片才能成功进入测试模式，在芯片复位完成后使能测试ROM，以便芯片执行测试ROM中的值。

主权项

一种芯片，其特征在于其内建一芯片进入测试ROM的电路，其测试电路包含有：‑主电路，用于接收和传递信号，‑输入电路，其具有三个输入端口，该输入电路接收输入信号并加以处理后，由主电路接收，‑输出电路，用来提供一输出信号，该输出信号通过处理由主电路传递过来的信号获得；所述内建的芯片可运作于测试ROM模式与普通ROM模式；所述主电路由触发器(50)、触发器(51)、触发器(52)、触发器(53)组成，所述触发器(50)的Q端与触发器(51)的D端相接，触发器(51)的Q端与触发器(52)的D端相接，触发器(52)的Q端与触发器(53)的D端相接，所述触发器(50)的D端由输入电路的一端口(SDA)提供；所述触发器(50)、触发器(51)、触发器(52)、触发器(53)的CLK端与所述输入电路中的两输入与门(22)的输出端相接；所述触发器(50)、触发器(51)、触发器(52)、触发器(53)的使能端与所述输入电路中的两输入或非门(30)的输出端相接；所述触发器(50)的Q端、触发器(51)的Q_端、触发器(52)的Q_端、触发器(53)的Q端和触发器(50)的Q端、触发器(51)的Q端、触发器(52)的Q_端、触发器(53)的Q端各自分别接入所述输出电路。