共有レジスタストリングを備えたデジタルアナログコンバータ

摘要

デジタルアナログコンバータ（ＤＡＣ）が、デコーダ及びレゾルーション回路（１０３）を含む。回路（１０３）は、複数のレジスタ（Ｒ−１〜Ｒ−（Ｍ＋２Ｎ））、スイッチの第１のセット（ＳＡ−１〜ＳＡ−（Ｎ＋Ｍ））、及びスイッチの第２のセット（ＳＢ−１〜ＳＢ−（Ｎ＋Ｍ））を有する。レジスタは、複数の列及び複数の行を有するアレイに配され、ここで、レジスタの数は、列の数及び行の数の少なくとも一方の整数倍である。レジスタは、レジスタストリング（１０５）を形成するためスキップＫパターンで共に結合される。スイッチの第１及び第２のセットからの各スイッチがレジスタストリングに結合され、スイッチの第１及び第２のセットが、各々シーケンスに配され、オフセット値だけ互いにオフセットされる。スイッチの第１及び第２のセットはまた、スイッチの第１のセットからの各スイッチが、スイッチの第２のセットからのシーケンスにおけるその対応するスイッチと同じ行又は同じ列に近接し且つそれに関連付けられるように、アレイの周辺に沿って配置される。