发明名称 Domino logic circuit and pipeline domino logic circuit
摘要 <p>도미노 로직 회로는 입력부 및 출력부를 포함한다. 입력부는 클럭 신호의 제1 위상에서 다이나믹 노드를 프리차지하고, 클럭 신호의 제2 위상에서 입력 데이터에 대한 논리 평가를 수행하여 다이나믹 노드의 논리 레벨을 결정한다. 출력부는 출력 노드와 다이나믹 노드 사이에 연결되고, 클럭 신호와 다이나믹 노드의 논리 레벨에 응답하여, 논리 평가가 수행되는 동안 출력 노드의 논리 레벨을 유지한다.</p>
申请公布号 KR101468897(B1) 申请公布日期 2014.12.04
申请号 KR20080022317 申请日期 2008.03.11
申请人 发明人
分类号 G11C7/10;G11C7/22;G11C8/18 主分类号 G11C7/10
代理机构 代理人
主权项
地址
您可能感兴趣的专利