用于实现集成电路的逻辑综合的方法和设备

摘要

提供一种用于实现集成电路的逻辑综合的设备和方法。所述设备包括：OCV余量获取单元，获取表示每对发射寄存器与捕获寄存器之间的时钟偏差由于OCV而出现的变化值的OCV余量；逻辑综合项获取单元，获取集成电路的寄存器传输级硬件描述语言代码、集成电路的工艺库、集成电路的设计约束，在所述考虑OCV的时序约束下，每对发射寄存器与捕获寄存器之间的数据路径延时为集成电路的一个时钟周期与所述OCV余量之和；逻辑综合单元，对集成电路的寄存器传输级硬件描述语言代码进行逻辑综合以生成集成电路的逻辑门级网表。在所述方法和设备中，在逻辑综合的过程中考虑所述OCV余量，减少集成电路在运行阶段的时序相对于设计阶段的偏差。

主权项

一种用于实现集成电路的逻辑综合的设备，其特征在于，包括：OCV余量获取单元，获取集成电路中的每对发射寄存器与捕获寄存器之间的OCV余量，其中，所述OCV余量表示每对发射寄存器与捕获寄存器之间的时钟偏差由于OCV而出现的变化值；逻辑综合项获取单元，获取集成电路的寄存器传输级硬件描述语言代码、集成电路的工艺库、集成电路的设计约束，其中，所述设计约束包括环境约束、考虑OCV的时序约束、设计规则约束，在所述考虑OCV的时序约束下，每对发射寄存器与捕获寄存器之间的数据路径延时为集成电路的一个时钟周期与所述OCV余量之和；逻辑综合单元，基于所述逻辑综合项获取单元获取的集成电路的工艺库和集成电路的设计约束对集成电路的寄存器传输级硬件描述语言代码进行逻辑综合以生成集成电路的逻辑门级网表。