| 发明名称 | 半导体器件及其制造方法 | ||
| 摘要 | 本发明涉及一种半导体器件，其包括：在衬底上由氮化物半导体形成的第一半导体层；在第一半导体层上由氮化物半导体形成的第二半导体层；在第二半导体层中或者在第二半导体层和第一半导体层中形成的栅极沟槽；在栅极沟槽处形成的栅电极；以及在第二半导体层上形成的源电极和漏电极。栅极沟槽具有形成为比栅极沟槽的底部的中部更浅的底部的端部。栅极沟槽的侧壁的一部分由包括a面的表面形成。底部的中部为c面。底部的端部形成从c面到a面的斜面。 | ||
| 申请公布号 | CN104183636A | 申请公布日期 | 2014.12.03 |
| 申请号 | CN201410171412.1 | 申请日期 | 2014.04.25 |
| 申请人 | 富士通株式会社 | 发明人 | 美浓浦优一;冈本直哉 |
| 分类号 | H01L29/778(2006.01)I;H01L29/423(2006.01)I;H01L29/06(2006.01)I;H01L21/335(2006.01)I | 主分类号 | H01L29/778(2006.01)I |
| 代理机构 | 北京集佳知识产权代理有限公司 11227 | 代理人 | 顾晋伟;彭鲲鹏 |
| 主权项 | 一种半导体器件，包括：在衬底上由氮化物半导体形成的第一半导体层；在所述第一半导体层上由氮化物半导体形成的第二半导体层；在所述第二半导体层中或者在所述第二半导体层和所述第一半导体层中形成的栅极沟槽；在所述栅极沟槽处形成的栅电极；以及在所述第二半导体层上形成的源电极和漏电极，其中，所述栅极沟槽具有形成为比所述栅极沟槽的底部的中部更浅的所述底部的端部，所述栅极沟槽的侧壁的一部分由包括a面的表面形成，所述栅极沟槽的所述底部的所述中部为c面，并且所述栅极沟槽的所述底部的所述端部形成从所述c面到所述a面的斜面。 | ||
| 地址 | 日本神奈川县 | ||