发明名称 |
输出电路、包括输出电路的系统以及控制输出电路的方法 |
摘要 |
本发明公开一种输出电路、系统以及控制输出电路的方法,该输出电路包括第一晶体管,所述第一晶体管耦接至外部端子并包括接收第一驱动信号的栅极端。第一晶体管根据第一驱动信号驱动外部端子处的电位。第一电容包括耦接至第一晶体管的栅极端的第一端以及耦接至外部端子的第二端。所述输出电路还包括耦接至第一晶体管的电路部分。当第一晶体管的栅极端处于浮置状态时,所述电路部分将第一晶体管维持在解除激活状态。 |
申请公布号 |
CN102638258B |
申请公布日期 |
2014.12.03 |
申请号 |
CN201210024935.4 |
申请日期 |
2012.01.17 |
申请人 |
富士通半导体股份有限公司 |
发明人 |
小西贤一;宫嵜裕至 |
分类号 |
H03K19/08(2006.01)I |
主分类号 |
H03K19/08(2006.01)I |
代理机构 |
隆天国际知识产权代理有限公司 72003 |
代理人 |
刘晓飞;张龙哺 |
主权项 |
一种输出电路,包括;第一晶体管,耦接至外部端子并包括接收第一驱动信号的栅极端,其中所述第一晶体管根据所述第一驱动信号驱动所述外部端子处的电位;第一电容,包括耦接至所述第一晶体管的栅极端的第一端以及耦接至所述外部端子的第二端;以及电路部分,耦接至所述第一晶体管,其中当所述第一晶体管的栅极端处于浮置状态时,所述电路部分将所述第一晶体管维持在解除激活状态,其中所述电路部分包括:第二晶体管,包括栅极端,所述栅极端接收包含与所述第一驱动信号类似的逻辑变化的第二驱动信号,其中所述第二晶体管与所述第一晶体管串联耦接于所述外部端子与基准电位之间;以及第二电容,包括耦接至所述第二晶体管的栅极端的第一端以及耦接至所述基准电位的第二端,所述输出电路还包括:第一门电路,生成所述第一驱动信号;以及第二门电路,生成所述第二驱动信号。 |
地址 |
日本神奈川县横滨市 |