非耦合副处理器介面

摘要

本发明提出一种非耦合副处理器介面。此非耦合副处理器介面随着副处理器指令的发送而传输尾序资讯。此非耦合副处理器介面将副处理器提供的状况报告分成早期状况报告与晚期状况报告。此非耦合副处理器介面可为了提升效能而禁能晚期状况报告。此非耦合副处理器介面更提供多个早期清除介面以从一主处理器传送早期清除事件到相对应的副处理器。因此，此非耦合副处理器介面可以提升主处理器与副处理器之间的资料尾序、状况报告以及早期清除事件的处理效能。

主权项

一种非耦合副处理器介面，用以处理一副处理器指令的一执行流程，其中一主处理器发送该副处理器指令到一副处理器，该非耦合副处理器介面包括：多个讯号介面，用以在该副处理器与该主处理器之间传输包含于该副处理器指令的该执行流程里的一第一讯号组、一第二讯号组、一第三讯号组及一第四讯号组；其中该主处理器使用该第一讯号组以发送该副处理器指令给该副处理器；该副处理器使用该第二讯号组以提供一早期状况报告给该主处理器；该副处理器使用该第三讯号组以提供一晚期状况报告给该主处理器；该早期状况报告在该晚期状况报告之前被提供；该主处理器使用该第四讯号组以告知该副处理器是否要提交该副处理器指令或是清除在该副处理器的所有管线阶段的所有尚未提交的副处理器指令。