发明名称 |
减少高频谐波之绝缘层上半导体射频开关 |
摘要 |
具有和一底端半导体层相同类型之掺杂的第一经掺杂半导体区域、以及具有一相反类型之掺杂的第二经掺杂半导体区域系直接形成于一绝缘层上半导体基板之一埋入绝缘体层之下。第一经掺杂半导体区域与第二经掺杂半导体区域系被电接地,或者系以相对于底端半导体层为顺向之一电压施加偏压,此电压不足以产生过量电流,因为少数载子经顺向偏压注入底端半导体层中,亦即,电动势差异不超过0.6V至0.8V。藉由半导体装置内之上端半导体层之电信号所形成于一经诱发电荷层(induced charge layer)内之电荷,系经由连接至第一与第二经掺杂半导体区域之电接点而流出(drained),以减少在上述半导体装置内的谐波信号,并增强此半导体装置作为射频开关之性能。 |
申请公布号 |
TWI463599 |
申请公布日期 |
2014.12.01 |
申请号 |
TW098139785 |
申请日期 |
2009.11.23 |
申请人 |
万国商业机器公司 美国 |
发明人 |
波图拉 亚伦B;诺瓦克 爱德华J;斯林克曼 詹姆士A |
分类号 |
H01L21/762;H01L25/04 |
主分类号 |
H01L21/762 |
代理机构 |
|
代理人 |
李宗德 台北市大安区敦化南路2段218号5楼A区 |
主权项 |
一种形成一半导体结构之方法,包括:在一绝缘层上半导体(SOI)基板之一上端半导体层之上形成至少一场效应电晶体,该绝缘层上半导体基板包括一埋入绝缘体层及具有一第一导电型之掺杂的一底端半导体层;在该上端半导体层之中形成一浅沟槽隔离结构,其中该浅沟槽隔离结构横向邻接并环绕该至少一场效应电晶体;在该底端半导体层中形成一第一经掺杂半导体区域,其中该第一经掺杂半导体区域系邻接该埋入绝缘体层且具有该第一导电型之掺杂;以及在该底端半导体层中形成一第二经掺杂半导体区域,其中该第二经掺杂半导体区域系邻接至该埋入绝缘体层且具有一第二导电型之掺杂,其中该第二导电型系为该第一导电型之相反,且其中该第一与第二经掺杂半导体区域系经由至少一金属内连接结构而电连接,该至少一金属内连接结构系位于该绝缘层上半导体基板之上,且用以对该第一与第二经掺杂半导体区域施加相同电压。 |
地址 |
美国 |