一种多级数字信道化接收机

摘要

本发明公开了一种多级数字信道化接收机，包括双通道高速模数转换器、现场可编程门阵列FPGA1、及信号识别和参数估计单元，两路中频信号进入ADC转换成数字信号，之后进入FPGA1中，FPGA1中采用并行结构进行两级信道化处理，再传输到信号识别和参数估计单元；信号在信号识别和参数估计单元，先经FPGA2提取信号的常规特征参数并进行信号初步分选，然后将有效信号分配到DSP1、及DSP2中进行第三级信道化处理，利用快速傅氏变换计算信号的频率、并对调制格式等参数进行识别，随后将处理结果反馈给FPGA2，由FPGA2完成多参数关联的信号精细分选。本发明采用了串并结合的多级信道化结构，降低了硬件资源的耗费，信道带宽灵活可变，可适应不同带宽信号的全概率捕获。

主权项

一种多级数字信道化接收机，其特征在于，包括双通道高速模数转换器、现场可编程门阵列FPGA1、及信号识别和参数估计单元，信号识别和参数估计单元包括现场可编程门阵列FPGA2、两个数字信号处理器DSP1及DSP2； 两路中频信号进入双通道高速模数转换器转换成数字信号，数字信号进入FPGA1中，FPGA1中采用并行结构将信道划分为宽带信道化、及窄带信道化两级信道化处理，两级信道化过程并行运行，信道化处理后的数字信号传输到信号识别和参数估计单元； 数字信道化处理后的信号进入信号识别和参数估计单元后，先经FPGA2提取信号的常规特征参数并进行信号初步分选，然后将有效信号分配到DSP1、及DSP2中进行第三级信道化处理，利用快速傅氏变换计算信号的频率、并对调制格式等参数进行识别，随后再将处理结果反馈给FPGA2，由FPGA2完成多参数关联的信号精细分选。