| 发明名称 | 并发访问的组相联溢出缓存 | ||
| 摘要 | 本发明包括一种用于并发访问主缓存和溢出缓存的装置，包括一种核心逻辑单元，用于执行并行访问所述主缓存和所述溢出缓存的第一指令，确定所述主缓存是否存储请求的数据，确定所述溢出缓存是否存储所述请求的数据，以及当所述主缓存和所述溢出缓存未存储所述请求的数据时访问主存储器，其中所述溢出缓存存储溢出所述主缓存的数据。 | ||
| 申请公布号 | CN104169892A | 申请公布日期 | 2014.11.26 |
| 申请号 | CN201380015348.1 | 申请日期 | 2013.03.27 |
| 申请人 | 华为技术有限公司 | 发明人 | 林奕林;理查德·特劳本 |
| 分类号 | G06F12/08(2006.01)I;G06F12/12(2006.01)I | 主分类号 | G06F12/08(2006.01)I |
| 代理机构 | 代理人 | ||
| 主权项 | 一种用于并发访问主缓存和溢出缓存的装置，其特征在于，包括：核心逻辑单元，用于执行并行访问所述主缓存和所述溢出缓存的第一指令；确定所述主缓存是否存储请求的数据；确定所述溢出缓存是否存储所述请求的数据；以及当所述主缓存和所述溢出缓存未存储所述请求的数据时，访问主存储器，其中所述溢出缓存存储从所述主缓存中溢出的数据。 | ||
| 地址 | 518129 广东省深圳市龙岗区坂田华为总部办公楼 | ||