检验图案、图案缝合检验方法及半导体晶片

摘要

本发明提供一种检验图案、图案缝合检验方法及半导体晶片，该双重图案技术中的检验图案包括多个图案线段，所述多个图案线段包括至少一线型端线段及至少一非线型端线段，其中每一图案线段具有一缝合关键尺寸。本发明另提供一种半导体晶片，该半导体晶片具有至少一相应该检验图案的目标图案。本发明另提供一种利用该检验图案于双重图案技术中检验图案缝合的方法，通过比对该目标图案及该检验图案相应的缝合关键尺寸，以检查图案缝合区域中的图案线段位移及增加集成电路布局的可靠度及可印制性。

主权项

一种利用检验图案于双重图案技术中检验图案缝合的方法，其特征在于包含以下步骤：相对于一半导体晶片的至少一区域设置一检验图案，该半导体晶片的所述至少一区域具有一相应该检验图案的目标图案，该检验图案包括多个图案线段，所述多个图案线段包括至少一线型端线段及至少一非线型端线段，且每一图案线段具有一缝合关键尺寸；比对该目标图案及该检验图案相应的缝合关键尺寸；及依据缝合关键尺寸的比对结果决定调整该目标图案的图案缝合的方式。