叠置集成电路器件的晶体管的技术和构造

摘要

本公开内容的实施例提供了用于叠置存储器器件的晶体管的技术和构造。在一个实施例中，装置包括半导体衬底、形成在半导体衬底上的多个鳍状结构，其中多个鳍状结构中的个体鳍状结构包括设置在半导体衬底上的第一隔离层、设置在第一隔离层上的第一沟道层、设置在第一沟道层上的第二隔离层和栅极端子，所述栅极端子与第一沟道层电容性耦合以控制流经第一晶体管的第一沟道层的电流的流动并与第二沟道层电容性耦合以控制流经第二晶体管的第二沟道层的电流的流动。可以描述和/或要求保护其它实施例。

主权项

一种装置，包括：半导体衬底；形成在所述半导体衬底上的多个鳍状结构，其中，所述多个鳍状结构中的个体鳍状结构包括：设置在所述半导体衬底上的第一隔离层，设置在所述第一隔离层上的第一沟道层，设置在所述第一沟道层上的第二隔离层，和设置在所述第二隔离层上的第二沟道层；以及栅极端子，所述栅极端子与所述第一沟道层电容性耦合以控制流经第一晶体管的所述第一沟道层的电流的流动，并且与所述第二沟道层电容性耦合以控制流经第二晶体管的所述第二沟道层的电流的流动。