发明名称 |
半导体器件制造方法 |
摘要 |
本发明公开了一种半导体器件制造方法,包括:在衬底上形成多个堆叠结构,包括衬垫层、牺牲层和第一硬掩模层;在多个堆叠结构周围形成第二硬掩模层构成的多个第一侧墙以及第三硬掩模层构成的多个第二侧墙;形成层间介质层,去除多个第二侧墙,留下多个沟槽;在多个沟槽中外延生长多个鳍片结构。依照本发明的半导体器件制造方法,通过多次沉积/刻蚀不同材料层形成硬掩模材料的侧墙,通过控制侧墙厚度实现了对精细鳍片结构的制造,提高了绝缘隔离效果,同时解决了对于SOI器件衬底电压难以引出的问题。 |
申请公布号 |
CN104167393A |
申请公布日期 |
2014.11.26 |
申请号 |
CN201310185788.3 |
申请日期 |
2013.05.17 |
申请人 |
中国科学院微电子研究所 |
发明人 |
唐兆云;闫江 |
分类号 |
H01L21/84(2006.01)I;H01L21/336(2006.01)I |
主分类号 |
H01L21/84(2006.01)I |
代理机构 |
北京蓝智辉煌知识产权代理事务所(普通合伙) 11345 |
代理人 |
陈红 |
主权项 |
一种半导体器件制造方法,包括:在衬底上形成多个堆叠结构,包括衬垫层、牺牲层和第一硬掩模层;在多个堆叠结构周围形成第二硬掩模层构成的多个第一侧墙以及第三硬掩模层构成的多个第二侧墙;形成层间介质层,,去除多个第二侧墙,留下多个沟槽;在多个沟槽中外延生长多个鳍片结构。 |
地址 |
100029 北京市朝阳区北土城西路3# |