发明名称 形成用于集成电路的掩蔽图案的方法
摘要 在一些实施例中,揭示用于形成用于集成电路的掩蔽图案的方法。在一个实施例中,在目标层110上方的第一掩蔽层中形成界定第一图案的心轴130。沉积第二掩蔽层140以至少部分地填充所述第一图案的空间。在所述心轴130与所述第二掩蔽层140之间形成牺牲结构150。在沉积所述第二掩蔽层140并形成所述牺牲结构150之后,移除所述牺牲结构150以界定所述心轴130与所述第二掩蔽层140之间的间隙,借此界定第二图案。所述第二图案包含所述心轴130的至少若干部分及与所述心轴130交替的介入掩模特征。可将所述第二图案转印到所述目标层110中。在一些实施例中,所述方法允许形成具有高密度及小间距的特征,同时还允许形成具有各种形状及大小的特征。
申请公布号 CN102224569B 申请公布日期 2014.11.26
申请号 CN200980146743.7 申请日期 2009.11.06
申请人 美光科技公司 发明人 安东·德维利耶
分类号 H01L21/027(2006.01)I 主分类号 H01L21/027(2006.01)I
代理机构 北京律盟知识产权代理有限责任公司 11287 代理人 宋献涛
主权项 一种在电子装置中形成特征的方法,所述方法包括:在包括目标层的一个或一个以上下伏层上的第一掩蔽层中形成界定第一图案的心轴,所述第一图案包含所述心轴之间的空间且在所述电子装置的一阵列区域中具有第一间距;沉积第二掩蔽层以至少部分地填充所述第一图案的所述空间,所述第二掩蔽层通过所述心轴之间的所述空间接触所述一个或一个以上下伏层;通过光刻工艺图案化所述第二掩蔽层以界定在所述电子装置的外围区域中的特征;形成牺牲结构以界定所述心轴的至少若干部分与所述第二掩蔽层的至少若干部分之间的间隙;及在沉积所述第二掩蔽层并形成所述牺牲结构之后,移除所述牺牲结构以界定具有小于所述第一间距的第二间距的第二图案,其中所述第二图案包含所述心轴的所述至少若干部分及与所述心轴的所述至少若干部分交替的介入掩模特征,其中形成所述牺牲结构包括在形成所述心轴之后且在沉积所述第二掩蔽层之前沉积牺牲层,所述牺牲层由不同于所述第一及第二掩蔽层的材料形成,并且其中所述方法进一步包括在形成所述心轴之后且在沉积所述牺牲层之前在所述心轴的经暴露表面上沉积反应性促进剂。
地址 美国爱达荷州