发明名称 半导体存储装置及其制造方法
摘要 提供一种不受基底的影响而稳定进行电阻变化、适合于大容量化的电阻变化型的半导体存储装置及其制造方法。本发明的半导体存储装置具备:在贯通第一层间绝缘层(102)而形成的第一接触孔(103)的内部形成的第一接触插塞(104);与第一层间绝缘层(102)上的膜厚相比第一接触插塞(104)上的膜厚更厚且上表面平坦的下部电极(105);电阻变化层(106);以及上部电极(107)。下部电极(105)、电阻变化层(106)、上部电极(107)构成电阻变化元件。
申请公布号 CN102484113B 申请公布日期 2014.11.26
申请号 CN201080037465.4 申请日期 2010.08.26
申请人 松下电器产业株式会社 发明人 三河巧;冈田崇志
分类号 H01L27/10(2006.01)I;H01L45/00(2006.01)I;H01L49/00(2006.01)I 主分类号 H01L27/10(2006.01)I
代理机构 永新专利商标代理有限公司 72002 代理人 黄剑锋
主权项 一种半导体存储装置的制造方法,该半导体存储装置具有电阻变化元件,该电阻变化元件包括:下部电极;电阻变化层,形成在上述下部电极上,包括由过渡金属氧化物构成的第一电阻变化层、和由含氧率比上述第一电阻变化层的含氧率高的过渡金属氧化物构成的第二电阻变化层;以及上部电极,形成在上述电阻变化层上;该半导体存储装置的制造方法包括以下工序:在半导体基板上形成第一导电层的工序;覆盖上述第一导电层而在上述半导体基板上形成第一层间绝缘层的工序;形成贯通上述第一层间绝缘层而到达上述第一导电层的第一接触孔的工序;在上述第一接触孔的内部,形成具有与上述第一层间绝缘层的上表面相比向上述半导体基板侧凹进的构造的第一接触插塞的工序;覆盖上述第一层间绝缘层及上述第一接触插塞而堆积在上述凹进的构造的上方具有凹部的下部电极材料膜的工序;在堆积的上述下部电极材料膜中,在研磨对象直到最后为止为单一的材料的范围内对上述下部电极材料膜的上表面进行研磨,直到上述凹部消失,从而进行平坦化,并且,使上述下部电极材料膜在整个面上残留,由此形成具有平坦的连续面的上述下部电极材料膜的工序;在上述下部电极材料膜上,将电阻变化层材料膜以及上部电极材料膜按该顺序形成的工序;以及对上述下部电极材料膜、上述电阻变化层材料膜以及上述上部电极材料膜进行构图而形成由上述下部电极、上述电阻变化层以及上述上部电极构成的上述电阻变化元件的工序。
地址 日本大阪府