发明名称 | SOT封装类芯片引脚三维尺寸缺陷并行检测方法 | ||
摘要 | 本发明提供了一种SOT封装类芯片引脚三维尺寸缺陷并行检测方法。该方法将单个SOT封装芯片的检测流程划分为7个过程,并分别封装在7个线程中。流程线程函数按照检测流程包括串口检测线程、图像采集线程、图像检测线程、结果分析线程、同步编码线程、界面刷新线程和数据库备份线程。多个SOT封装芯片的检测流程并行运行。其中图像采集线程、图像检测线程、结果分析线程各包含两个模块:平面图像检测模块和引脚高度检测模块。该方法既可以实现多个芯片的并行检测,又可以实现平面引脚尺寸检测与引脚高度的三维并行检测,令检测速度有明显的提高。 | ||
申请公布号 | CN104157588A | 申请公布日期 | 2014.11.19 |
申请号 | CN201410391570.8 | 申请日期 | 2014.08.11 |
申请人 | 东南大学 | 发明人 | 张志胜;戴敏;张俊卿;卜德帅 |
分类号 | H01L21/66(2006.01)I | 主分类号 | H01L21/66(2006.01)I |
代理机构 | 南京苏高专利商标事务所(普通合伙) 32204 | 代理人 | 李晓 |
主权项 | 一种SOT封装类芯片引脚三维尺寸缺陷并行检测方法,其特征在于:将单个SOT封装芯片检测流程封装于7个线程中,所述线程按照检测流程排列,包括串口检测线程、图像采集线程、图像检测线程、结果分析线程、同步编码线程、界面刷新线程和数据库备份线程;多个SOT封装芯片的检测流程并行运行。 | ||
地址 | 210096 江苏省南京市玄武区四牌楼2号 |