发明名称 一种多沟道全包围栅极的半导体器件结构的制备方法
摘要 本发明提供一种多沟道全包围栅极的半导体器件结构的制备方法,所述制备方法包括步骤:1)提供一硅衬底,于所述硅衬底表面形成Ge底层;2)在所述Ge底层上生长SiGe/Ge周期结构,最上一层用Ge覆盖;3)于所述SiGe/Ge周期结构及Ge底层中刻蚀出直至所述硅衬底的多个间隔排列的凹槽;4)采用选择性腐蚀工艺去除凹槽之间的SiGe/Ge周期结构中的SiGe,形成具有间隔的多层Ge结构;5)于所述多层Ge结构的上表面及多层Ge结构之间及侧壁形成栅介质层。本发明提供了一种工艺简单,成本低廉的多沟道全包围栅极的半导体器件结构的制备方法,所制备的半导体器件结构具有多个沟道,可以进一步提高器件性能。本发明具有结构及工艺简单,集成度高等优点,适用于工业生产。
申请公布号 CN104157579A 申请公布日期 2014.11.19
申请号 CN201410457619.5 申请日期 2014.09.10
申请人 中国科学院上海微系统与信息技术研究所 发明人 张苗;母志强;陈达;薛忠营;狄增峰;王曦
分类号 H01L21/336(2006.01)I 主分类号 H01L21/336(2006.01)I
代理机构 上海光华专利事务所 31219 代理人 李仪萍
主权项 一种多沟道全包围栅极的半导体器件结构的制备方法,其特征在于,包括步骤:1)提供一硅衬底,于所述硅衬底表面形成Ge底层;2)在所述Ge底层上生长SiGe/Ge周期结构,最上一层用Ge覆盖;3)于所述SiGe/Ge周期结构及Ge底层中刻蚀出直至所述硅衬底的多个间隔排列的凹槽;4)采用选择性腐蚀工艺去除凹槽之间的SiGe/Ge周期结构中的SiGe,形成具有间隔的多层Ge结构;5)于所述多层Ge结构的上表面及多层Ge结构之间及侧壁形成栅介质层。
地址 200050 上海市长宁区长宁路865号