半导体结构及其制造方法

摘要

本申请公开了一种半导体衬底的隔离结构，形成于半导体衬底上，包括：隔离沟槽，嵌入于所述半导体衬底中；介质层，填充于所述隔离沟槽中；其中，所述隔离沟槽的顶部具有第一宽度W1，所述隔离沟槽的底部具有第二宽度W2，W2＞W1。本申请还公开了该隔离结构的制造方法，具有该隔离结构的半导体结构及其制造方法。该隔离结构及其制造方法可提高集成电路的集成度。

主权项

一种半导体结构，形成于半导体衬底上，包括半导体器件和隔离结构，所述半导体器件包括：栅堆叠和源/漏区，所述栅堆叠形成于所述半导体衬底上，所述源/漏区位于所述栅堆叠的两侧且嵌入所述半导体衬底中；所述隔离结构用于将相邻的半导体器件进行隔离，包括隔离沟槽和介质层，所述隔离沟槽嵌入于所述半导体衬底中，所述介质层填充于所述隔离沟槽中；其特征在于，所述隔离沟槽的顶部具有第一宽度W1，所述隔离沟槽的底部具有第二宽度W2，W2＞W1；以及所述源/漏区与所述隔离结构之间夹有间隔物，所述间隔物为在形成所述源/漏区和所述隔离结构的过程中所保留的所述半导体衬底的一部分，所述间隔物接于所述半导体衬底，所述间隔物材料与所述半导体衬底材料相同。