发明名称 用于无源UHF RFID芯片的EEPROM的电荷泵电路
摘要 本发明公开了一种用于无源UHF RFID芯片的EEPROM的电荷泵电路,主要解决现有EEPROM的电荷泵电路上电期间功耗过大的问题。该装置由双相非交叠时钟产生电路(201)、数字电路(202)、控制逻辑电路(203)和主电荷泵(204)。其中双相非交叠时钟产生电路、数字电路和控制逻辑电路将输入信号转换为n+2位时钟信号送入主电荷泵中,该电荷泵奇数级单元的电容C的“-”端均接时钟信号clk_bar;该电荷泵偶数级单元的电容C的“-”端接到时钟控制信号clk_2、clk_4、……、clk_2n;输出级电容CL的“-”端接时钟信号clk_L;第i时钟信号clk_2i比第i-1时钟信号clk_2(i-1)推迟△t后,i=1,2,…,n,再输出有效时钟信号,从而在上电期间,避免了对所有电容的同时充电,且具有上电期间功耗低的优点。
申请公布号 CN102780394B 申请公布日期 2014.11.19
申请号 CN201210245516.3 申请日期 2012.07.16
申请人 西安电子科技大学 发明人 庄奕琪;杜永乾;李小明;任小娇
分类号 H02M3/07(2006.01)I 主分类号 H02M3/07(2006.01)I
代理机构 陕西电子工业专利中心 61205 代理人 王品华;朱红星
主权项 一种用于无源UHF RFID芯片的EEPROM的电荷泵电路,包括:双相非交叠时钟产生电路(201)和主电荷泵(204),其特征在于,还包括:数字电路(202)和控制逻辑电路(203);所述双相非交叠时钟产生电路(201),将输入时钟信号clk_in转换为双相非交叠时钟信号,该信号由两个非交叠时钟信号clk_bar和clk组成,第一非交叠时钟信号clk_bar送入给主电荷泵(204),第二非交叠时钟信号clk送入给控制逻辑电路(203);所述数字电路(202),用于产生n位控制信号,并将其控制信号送入控制逻辑电路(203);控制逻辑电路(203),用于产生n个时钟驱动信号clk_2、clk_4、……、clk_2n和一个输出时钟信号clk_L,该n个时钟驱动信号分别送入给主电荷泵(204)的n个偶数级电荷泵单元,该输出时钟信号clk_L送入给主电荷泵(204)的输出级;主电荷泵(204),由2n级相同的电荷转移开关CTS电荷泵单元和输出级依次串联组成,并利用n+1个输入时钟和第一非交叠时钟信号clk_bar,控制2n级CTS电荷泵单元的工作时间,逐级将主电荷泵的输入电压VEE升高至电压Vpp,Vpp是EEPROM存储器的写电压,其中n为正整数,n+1个输入时钟是n个时钟驱动信号和一个输出时钟信号之和;所述第一非交叠时钟信号clk_bar和输出时钟信号clk_L均与时钟驱动信号clk_2、clk_4、……、clk_2n的相位相反,且输出时序为:从t0时刻起,第一非交叠时钟信号clk_bar输出有效信号;在t0时刻至t2时刻之间,第一时钟驱动信号clk_2输出地电平,在t2时刻之后,第一时钟驱动信号clk_2输出有效信号;在t0时刻至t4时刻之间,第二时钟驱动信号clk_4输出地电平,在t4时刻之后,第二时钟驱动信号clk_4输出有效信号;依次类推,第i时钟驱动信号clk_2i比第i‑1时钟驱动信号clk_2(i‑1)推迟△t时间后,再输出有效信号,其中△t为间隔时间长度,且0<△t<50us,其中i=1,2,…,n;在t0时刻至tL时刻之间,输出时钟信号clk_L输出地电平,在tL时刻之后,输出时钟信号clk_L输出有效信号,其中tL时刻比t2n时刻推后△t时间。
地址 710071 陕西省西安市太白南路2号