使用锁相回路之频率合成;FREQUENCY SYNTHESIS USING A PHASE LOCKED LOOP

摘要

一锁相回路电路包括一相位/频率检测器,一电压控制振荡器(VCO),以及在将该VCO输出端与该相位/频率检测器耦合之回授路径中的一除频器链。该除频器链包括多个序列连接之除频器电路,和分布在该除频器链内的不同位置处之多个本地振荡器输出端,这将使得该电路能够同时输出数个具有不同频率之振荡器信号。