消除控制逻辑延时的片上振荡器电路

摘要

本发明公开了消除控制逻辑延时的片上振荡器电路，所述片上振荡器电路主要包括有第一参考电压、第二参考电压、第一充放电电流、第一充放电开关组、第一充放电电容、第一比较器以及控制逻辑；第一充放电电容支路还串接一个第一开关管，该第一开关管处于开状态，且开启信号的电压和电源电压正相关。本发明可以消除控制逻辑延时对时钟频率电压系数和温度系数的影响，特别是在在时钟频率高，以及时钟频率范围变化大的场合，并且实现成本低，电路结构简单，易于实现。

主权项

一种消除控制逻辑延时的片上振荡器电路，其特征在于所述片上振荡器电路主要包括有第一参考电压、第二参考电压、第一充放电电流、第一充放电开关组、第一充放电电容、第一比较器以及控制逻辑；其中第一参考电压电连接至第一比较器的输入端，第一充放电电容支路的上端连接至第一比较器的另一输入端，第一充放电电容的下端连接至参考地；控制逻辑控制第一充放电开关组使用第一充放电电流对第一充放电电容充和/或放电，使得第一充放电电容的上极板电压在第一参考电压和第二参考电压之间来回变化，第一比较器输出振荡信号；第一充放电电容支路还串接一个第一开关管，该第一开关管处于开状态，且开启信号的电压和电源电压正相关。