发明名称 |
用于以交织形式存储对数似然比以减少硬件存储器的方法和装置 |
摘要 |
一种用于以交织形式存储对数似然比的装置和方法,包括:接收多个交织码字(710);获得多个交织码字的至少一个对数似然比(LLR)(720);在存储器中存储所述至少一个LLR(730);在已经将所述至少一个LLR存储在存储器中之后解交织所述多个交织码字(740);以及使用所存储的至少一个LLR来执行解交织码字的比特决策(750)。 |
申请公布号 |
CN101981850B |
申请公布日期 |
2014.11.12 |
申请号 |
CN200980111597.4 |
申请日期 |
2009.03.29 |
申请人 |
高通股份有限公司 |
发明人 |
N·N·拉特纳卡;J·刘;C·斯坦斯基 |
分类号 |
H04L1/00(2006.01)I |
主分类号 |
H04L1/00(2006.01)I |
代理机构 |
永新专利商标代理有限公司 72002 |
代理人 |
王英;刘炳胜 |
主权项 |
一种用于以交织形式存储对数似然比的方法,包括:接收多个交织码字的传输(710),所述传输缺少所述多个码字中的至少一个码字的至少一个码字比特;获得所述多个交织码字的对数似然比(LLR)(720);将所述LLR存储在存储器中(730);在已经将所述LLR存储在所述存储器中之后解交织所述多个交织码字(740);以及使用所存储的LLR来执行解交织码字的比特决策(750);其特征在于:所述存储步骤(730)包括在不提供针对所述至少一个码字比特的零插入的情况下存储所述LLR,其中,不需要在初始化时将LLR值清零;以及所述解交织步骤(740)包括提供针对所述至少一个码字比特的零插入,其中,所述方法还包括:将LLR存储器虚拟地划分为节点;根据需要来从空闲节点链表中为每个码字分配节点;以及在码字生命跨度结束时,将所分配的节点返还到所述空闲节点链表。 |
地址 |
美国加利福尼亚 |