存储器宏配置及其方法

摘要

一种存储器宏，包括多个存储器阵列段，每个存储器阵列段都具有预定数量的数据输入端和输出端。段解码器电路配置为：接收指示存储器的分区数量的第一值，其中，存储器阵列段将被分割，并且基于第一值，输出多个信号，用于选择性地激活将要被存取的多个存储器阵列段中的一个或者多个。多个输出端驱动器，与段解码器电路相连接，并且与相应的输出端相连接。多个输出端驱动器配置为从每个相应被激活的存储器阵列段的相应输出端选择性地输出数据。

主权项

一种存储器宏，包括：多个存储器阵列段，每个所述存储器阵列段均具有预定数量的数据输入端和输出端；段解码器电路，配置为：接收指示存储器分区数量的第一值，其中，所述存储器阵列段将被分割，并且基于所述第一值，输出多个信号，用于选择性地激活将要被存取的所述多个存储器阵列段中的一个或者多个；以及多个输出端驱动器，与所述段解码器电路相连接，并且与相应的输出端相连接，所述多个输出端驱动器配置为从每个相应的激活的存储器阵列段的相应输出端中选择性地输出数据。