基于FPGA的可调高精度小数分频电路

摘要

本实用新型旨在实现一种可随输入信号频率变化而变化的基于FPGA的可调高精度小数分频电路，主要包括硬件测频电路、外部时钟、FPGA部分（含DCM倍频，分频数控制、累加分频器等模块，DCM实现倍频）、AD模块等。当分频数不变时可作为系统时钟信号输出，当分频数可变时能应用于AD转换采样频率中，并且其输出随模拟输入信号频率的变化而变化，从而实现保持采样点的稳定输出。

主权项

基于FPGA的可调高精度小数分频电路，其特征在于：包括硬件测评调理电路、现场可编辑逻辑门阵列FPGA、AD模块，所述现场可编辑逻辑门阵列FPGA的信号输入端连接硬件测评调理电路，硬件测评调理电路接收输入信号，现场可编辑逻辑门阵列FPGA的可变频率输出至AD模块，输入信号通过硬件采频，通过电压通道过零点采集频率，利用现场可编辑逻辑门阵列FPGA计算出频率。